

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10256556 A

(43) Date of publication of application: 25 . 09 . 98

(51) Int. CI

H01L 29/786 H01L 21/336

(21) Application number: 09061202

(22) Date of filing: 14 . 03 . 97

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

YAMADA TAKASHI KAWANAKA SHIGERU WATANABE SHIGEYOSHI MATSUZAWA KAZUYA OWAKI YUKITO


(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF


(57) Abstract:

PROBLEM TO BE SOLVED: To make elements fine, without increasing the wiring resistance of a body in a channel direction by providing a body region having a larger film thickness than that of at least one of the source and drain and a predetermined potential given from a contact.

SOLUTION: On a substrate 1 an insulation film 2 and semiconductor layer 3 are formed. This layer 3 has a laminate structure of a high resistance 3-1 and low resistance 3-2 to reduce the delay of the body. On this layer 3 source and drain diffused layers 6-1, 6-2 are formed with a body region 7 between them. This region has a larger film thickness than that of at least one of the source and drain diffused layers 6-1, 6-2 and specified potential is given to it from a contact 9-2 to thereby make elements fine, without increasing the wiring resistance in the channel direction of the body.

COPYRIGHT: (C)1998,JPO





(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-256556

(43)公開日 平成10年(1998) 9月25日

(51) Int.Cl.⁶

識別記号

FΙ

H01L 29/786

21/336

H01L 29/78

626C

618Z

626B

審査請求 未請求 請求項の数7 OL (全 10 頁)


	·		
(21)出願番号	特願平9 -61202	(71)出願人	000003078
			株式会社東芝
(22)出顧日	平成9年(1997)3月14日		神奈川県川崎市幸区堀川町72番地
		(72)発明者	山田 敬
			神奈川県川崎市幸区小向東芝町1番地 株
			式会社東芝研究開発センター内
		(72)発明者	川中 繁
			神奈川県川崎市幸区小向東芝町1番地 株
			式会社東芝研究開発センター内
		(72)発明者	渡辺 重佳
			神奈川県川崎市幸区小向東芝町1番地 株
			式会社東芝研究開発センター内
		(74)代理人	弁理士 鈴江 武彦 (外6名)
			最終頁に続く


(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 高速動作が可能な半導体装置を提供するこ と、加えて、SOIウェハの汚染と結晶欠陥を抑制し、 SOI型MOSFETのボディ領域の電位を制御可能に し、及びSOI型MESFETのキャリアの移動度の低 下を抑制する半導体装置及びその製造方法を提供するこ と。

【解決手段】 半導体基板(1)上に埋め込み絶縁膜 (2)を有し、前記埋め込み絶縁膜(2)上に半導体層 (3) を有する半導体装置において、ソース (6-1)とドレイン(6-2)の少なくとも一方よりも厚い膜厚 を有し、コンタクト(9-2)により所定の電位が与え られるボディ領域(7)を備えた。





【特許請求の範囲】

【請求項1】 半導体基板上に埋め込み絶縁膜を有し、 前記埋め込み絶縁膜上に半導体層を有する半導体装置に おいて、

1

前記半導体層内に形成されたソースとドレインの少なく とも一方よりも厚い膜厚を有し、コンタクトにより所定 の電位が与えられるボディ領域を具備したことを特徴と する半導体装置。

【請求項2】 半導体基板上に埋め込み絶縁膜を有し、 前記埋め込み絶縁膜上に半導体層を有する半導体装置に 10 おいて.

前記半導体層内に形成されたトランジスタのチャネル幅 方向に平行にボディ領域が形成されていることを特徴と する半導体装置。

【請求項3】 半導体基板上に埋め込み絶縁膜を有し、 前記埋め込み絶縁膜上に半導体層を有する半導体装置に おいて、

ゲート電極として使用する配線材をボディ領域に電位を 与えるコンタクト領域に接続したことを特徴とする半導 体装置。

【請求項4】 半導体基板上に埋め込み絶縁膜を有し、 前記埋め込み絶縁膜上に半導体層を有する半導体装置に おいて、

前記半導体層内に形成されたトランジスタのソース・ドレイン部と、ボディ領域にボディ電位を与えるボディ電極部と、の間にチャネル領域が形成されていることを特徴とする半導体装置。

【請求項5】 半導体基板上に埋め込み絶縁膜を有し、 前記埋め込み絶縁膜上に半導体層を有する半導体装置に おいて、

前記埋め込み絶縁膜上に形成されたゲート電極と、 絶縁膜を介して前記ゲート電極上に形成されたソース・ ドレイン領域と、

前記ソース・ドレイン領域の間に配置されたチャネル領域に接続され、前記チャネル領域にボディ電位を与えるボディ電極部と、を具備することを特徴とする半導体装置。

【請求項6】 半導体基板上に埋め込み絶縁膜を有し、 埋め込み絶縁膜上に半導体層を有する半導体装置におい て、埋め込み絶縁膜中またはその表面に、埋め込み絶縁 40 膜とは材質の異なる別種絶縁膜、導体、窒化膜のいずれ かを少なくとも一層有することを特徴とする半導体装 置。

【請求項7】第1のシリコン層上に熱酸化、堆積又は自然酸化のいずれかによって、第1の酸化膜を形成する工程と、

第2のシリコン層上に熱酸化または堆積によって第2の 酸化膜を形成する工程と、

前記第2の酸化膜上に窒化または堆積によって窒化膜を このため、低電圧動作でも十分な駆動能力を得るために 形成するか、堆積によって多結晶シリコン層を形成する 50 オン時のしきい値を下げても、オフ時にはしきい値を上

工程と、

前記窒化膜又は多結晶シリコン層のいずれかの層上に熱酸化または堆積によって第3の酸化膜を形成する工程と、

前記第1の酸化膜と前記第3の酸化膜を接着する工程 と、を具備することを特徴とする半導体装置の製造方 法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置に係わり、特にSOI(Silicon On Insulator)基板を用いた 半導体装置およびその製造方法に関する。

[0002]

【従来の技術】SOI型のFET(Field Effect Trans istor) は、微細化に優れ・高速動作が可能である。こ のSOI型MOSFETは、酸化シリコンなどの絶縁膜 上に形成されたシリコンなどの半導体薄膜の表面をチャ ネルとしており、シリコン膜厚の薄膜化により容易にソ ース・ドレイン拡散層深さを浅く形成できることから短 20 チャネル効果に強く、また、ソース・ドレイン拡散層の ほとんどの部分が絶縁膜で覆われているため寄生容量が 小さいなどの特徴をもつ。このため、SOI型MOSF ETは、バルクMOSFETに比べて微細なMOSFE Tが実現できるとともに、また、それを用いた回路はバ ルクMOSFETを用いた回路にくらべ、より低消費電 力での高速動作が可能となる。また、DRAM (Dynami c Random Access Memory) のトランスファー・ゲートと して用いた場合、 α 線耐性にも優れている。さらに、CMOS (Complementary Metal Oxide Semiconductor) 30 を構成した場合、ラッチアップを防げる。

【0003】SOI型MOSFETでは、ゲートとソース・ドレインおよび絶縁膜で囲まれたチャネル形成領域(以下、「ボディ」と称する)は外部から電位を与えずフローティングな状態で用いるのが一般的であるが、ホットキャリア効果により発生した多数キャリアがボディに蓄積すること等による基板浮遊効果により、トランジスタ特性が変動してしまうという欠点がある。

【0004】従って、ボディに電極を形成し固定電位を与える提案がなされている。特に、個々のトランジスタのボディ電極とゲート電極とを短絡した構成により、0.5 V程度の低電圧動作を可能にしたSOI型MOSFET」と称する)の提案が注目されている。このボディ制御型では、ゲートとボディに同電位を与えて、トランジスタの動作に際してゲート電位のみならず基板バイアスを変化させている。このため、いわゆる基板バイアス効果により、トランジスタのオン時にはしきい値を下げ、トランジスタのオフ時にはしきい値を上げることができる。このため、低電圧動作でも十分な駆動能力を得るためにオン時のしきい値を下げても、オフ時にはしきい値を下げても、オフ時にはしきい値を下げても、オフ時にはしきい値を下げても、オフ時にはしきい値を下げても、オフ時にはしきい値を下げても、オフ時にはしきい値を下げても、オフ時にはしきい値を下げても、オフ時にはしまい値を下げても、オフ時にはしきい値を下げても、オフ時にはしきい値を下げても、オフ時にはしきい値を下げても、オフ時にはしきい値を下げても、オフ時にはしまい値を下げても、

げてリーク電流を押さえることが可能となる。あるいは、逆に、消費電力を充分抑制するために、オフ時に高めのしきい値を設定しても、オン時にはしきい値を下げて従来に比べ大きな駆動能力を得ることができる。しかし、上記のようなボディ制御型の構成では、ボディへの電位を与えるためのコンタクトが必要となる。

【0005】図12(a)には、ボディコンタクトを有する従来の典型的なSOI型MOSFETの平面パターン図、図12(b)及び(c)はそれぞれ図12(a)中の12B-12B、12C-12C断面図である。

【0006】図12に示す様に、基板1上に絶縁膜2が形成されており、その上に、半導体層3が形成されている。半導体層3には、ソース・ドレイン拡散層6-1、6-2が形成されていて、その間には、チャネル領域7(以下、「ボディ領域」とも称する)が形成されている。また、ゲート電極5は、絶縁膜4を介して、チャネル領域7の上部に形成されている。ボディコンタクト領域9-2は、ゲート電極5下のボディ領域7からチャネル幅方向の素子領域端からボディ電極部7-1を引き出して形成している。また、ゲート電極5とボディ領域7とはコンタクト9-1、9-2で共通の配線10-1に接続されており、ソース・ドレイン拡散層6-1、6-2はそれぞれコンタクト9-3、9-4によって、配線10-2、10-3に接続されている。

【0007】しかし、このようにボディコンタクト領域がゲート電極へのコンタクトと同様にチャネル幅方向端に形成されると、チャネル幅の増大に伴い、ボディコンタクト9-2から離れたボディ領域7への電位の遅延が無視出来なくなる。このことは、短チャネル長化によりチャネル長方向に切断した時のボディの断面積が小さくなること、しきい値の低電圧化のためにはチャネル不純物濃度を高く出来ないことなどが、素子の微細化が進むにつれて益々顕著なものとなってくる。

【0008】これに対して、ゲート電極の場合は金属などの低抵抗材料により遅延をほとんどなくすことができるので、結果として、ゲート電極の電位とボディ領域の電位との伝播時間の差が大きくなるため、ボディ制御型の両電位の制御による本来の動作が損なわれる問題が発生する。

【0009】図13及び図14に、それぞれ、他のSO 40 I型のMOS型FETとMES (MEtal Semiconductor)型FETを示す。図13及び図14において、図1 2と同じ部分には、同じ符号を付し詳細な説明は省略する。図13は、図12と同じ構造であるが、図14は、チャネル領域7の上部にエピタキシャル層を形成し、ショットキー型FETとなっている。

【0010】ここで、従来では、シリコン基板の鉄、ニッケル、銅などの汚染が埋め込み酸化膜と素子分離領域を介して、ボディ領域に拡散すること、また、ボディ領域に応力が発生し、結晶欠陥を発生させることなどの問 50

題があった。

【0011】また、従来のSOI型MOSFETでは、SOI層の電位を制御する場合に、上記のようにボディ領域に電極をつけることが提案されている。この場合において、従来技術のSOI型MOSFETでは、図12のチャネル領域7が空乏化する。空乏層が埋め込み絶縁膜2に到達すると、ボディコンタクト9-2の電位は、チャネル領域7に伝達しない。

【0012】また、従来技術のSOI型MESFETで 10 は、図14のチャネル領域7の上部に空乏層が広がり、 空乏層が埋め込み酸化膜2上面形成されるチャネル幅を 制御する。しかし、埋め込み酸化膜の界面は荒れてお り、キャリアの移動度が低下する。その結果、駆動力が 低下する。

[0013]

【発明が解決しようとする課題】上記のように、従来の 半導体装置では、素子の微細化とともに、ボディ電位の チャネル幅方向への伝達遅延がゲート電極のそれに比べ て大きくなり、ボディを制御する本来の動作を高速に行 うことが困難であった。

【0014】素子の形成時における基板の汚染と結晶欠陥が発生するという問題があった。更には、SOI型MOSFETにおいては、SOI層の電位を制御不可能であり、SOI型MESFETにおいては、キャリアの移動度が低下するという問題があった。

【0015】本発明は、高速動作が可能な半導体装置を提供すること、加えて、SOIウェハの汚染と結晶欠陥を抑制し、SOI型MOSFETのボディ領域の電位を制御可能にし、及びSOI型MESFETのキャリアの移動度の低下を抑制する半導体装置及びその製造方法を提供することを目的とする。

[0016]

【課題を解決するための手段】本発明は、上記の課題を解決するために次のような手段を講じた。本発明では、 半導体基板上に埋め込み絶縁膜を有し、前記埋め込み絶 縁膜上に半導体層を有する半導体装置において、

(1) ソース・ドレイン拡散層深さよりも厚いボディ領域を設けた。すなわち、ソースとドレインの少なくとも一方よりも厚い膜厚を有し、コンタクトにより所定の電位が与えられるボディ領域を具備したことを特徴とする。これにより、チャネル長によらずボディ断面積を確保できるため、ボディのチャネル隔方向の配線抵抗を増大させずに素子の微細化が可能となる。

【0017】(2)ボディコンタクト引き出し領域をチャネル幅方向チャネルに平行に形成した。すなわち、前記半導体層内に形成されたトランジスタのチャネル幅方向に平行にボディ領域が形成されていることを特徴とする。これによりチャネル幅が増大しても、それに伴ってボディコンタクト引き出し領域も増大するため、チャネル幅方向への遅延が無視できる。

【0018】(3)ボディ領域にゲート電極材を貼り付けている。すなわち、ゲート電極として使用する配線材をボディ領域に電位を与えるコンタクト領域に接続したことを特徴とする。これにより、ボディのチャネル幅方向の配線抵抗とゲート電極の配線抵抗とが、ほぼ同じになるため、ゲート電位とボディ電位の伝達遅延の差が生じないので、動作上の問題が起こらない。

【0019】(4)ボディ領域からの引き出し部を完全にソースドレインと絶縁している。すなわち、前記半導体層内に形成されたトランジスタのソース・ドレイン部 10と、ボディ領域にボディ電位を与えるボディ電極部と、の間にチャネル領域が形成されていることを特徴とする。これにより、ボディからの引き出し電極を形成しても、ソース、ドレイン、ボディそれぞれの寄生容量が増大せず素子の性能を劣化させずに済む。

【0020】(5)ボディコンタクトやボディへの低抵抗材の貼り付け領域をトランジスタとして機能するゲート電極パターンとオーバーラップして形成する。すなわち、埋め込み絶縁膜上に形成されたゲート電極と、絶縁膜を介して前記ゲート電極上に形成されたソース・ドレイン領域と、前記ソース・ドレイン領域の間に配置されたチャネル領域に接続され、前記チャネル領域にボディ電位を与えるボディ電極部とを具備することを特徴とする。これにより、、ボディへのコンタクトや低抵抗材の導入に際し、パターンサイズを増大させずに済む。

【0021】(6) 埋め込み絶縁膜中またはその表面に、埋め込み絶縁膜とは材質の異なる別種絶縁膜、導体、窒化膜のいずれかを少なくとも一層有することを特徴とする。又は、埋め込み絶縁膜中に多結晶シリコン層を少なくとも一層有することを特徴とする。このように、埋め込み絶縁膜の表面、または内部に導体または埋め込み絶縁膜とは異なる種類の別種絶縁膜を形成することにより、埋め込み絶縁膜中または表面の導体または別種絶縁膜が汚染の拡散に対して障壁となり、また応力を緩和する。従って、SOIウェハにおいて、汚染と結晶欠陥を抑制することができる。

【0022】また、(6)に示すような構成であれば、SOI型MOSFETにおいては、SOI層の電位を制御可能にするので、移動度の低下を抑制することができる。更に、導体または別種絶縁膜に空乏化を抑制する電 40荷を書き込むので、空乏化が抑制され、SOI層の電位の制御が可能となる。SOI型MESFETにおいては、チャネルが下地酸化(絶縁)膜界面から離されるので、移動度の低下を抑制できる。

【0023】また、本発明の半導体装置により電界効果トランジスタを形成することも可能であり、この場合には、

(a) (6)に示す半導体装置において、前記埋め込み絶縁膜上に絶縁ゲート型トランジスタが形成された電界効果トランジスタであること。なお、この電界効果ト 50

ランジスタは、ショットキーゲート型トランジスタであっても良い。

- (b) (a) の電界効果トランジスタにおいて、チャネル不純物領域に、ソース/ドレインと同符号の不純物領域を有すること。
- (c) (a)及び(c)の電界効果トランジスタにおいて、チャネル不純物領域に連続する同符号の不純物領域に電極を有すること。

【0024】上記の(a)~(c)の電界効果トランジスタの動作方式としては、次のものが挙げられる。

- (1)別種絶縁膜または窒化膜または導体または多結晶シリコン膜を電荷蓄積層として用い、電荷蓄積層に反転 チャネルと同符号の電荷を書き込むことを特徴とする。
- (2) (1)の動作方式において、ソースードレイン間にチャネル・キャリアと異符号の電圧を印加して、高エネルギー・キャリアを生じせしめ、ソースー基板間にチャネル・キャリアと異符号の電圧を印加して、電荷蓄積層に電荷を書き込むことを特徴とする。
- (3) (2) の動作方式において、ソース-基板間、またはドレイン-基板間にチャネル・キャリアと異符号の電圧を印加して、トンネル電流によって電荷蓄積層に電荷を書き込むことを特徴とする。

[0025]

【発明の実施の形態】図面を参照して本発明の実施の形態を説明する。

(第1の実施形態)図1 (a)及び(b)は、本発明の第1の実施形態に係る半導体装置の断面図を示す。第1の実施形態において、平面図は、図12(a)と同様であるので、図示を省略する。なお、図1(a)及び

(b)は、それぞれ、図12(a)の12A-12A断面図及び12B-12B断面図に相当する。また、図1において、図12と同じ部分には、同じ符号を付し、説明を省略する。第1の実施形態では、SOI基板1の絶縁膜上2の半導体層3を高抵抗部3-1と低抵抗部3-2との積層構造にした厚膜としてボディの遅延を低減している。ここで、低抵抗部3-2としては、高濃度Si拡散層のほか、シリサイド層やメタル層などが上げられる。この高抵抗部3-1と低抵抗部3-2との積層構造は、張り合わせ技術により得られる。なお、トランジスタの形成方法は従来と同様であるので、説明を省略する。

(第2の実施形態) 図2(a)は、第2の実施形態に係る半導体装置の平面パターン図、図2(b)及び(c)は、それぞれ図2(a)の2B-2B、2C-2C断面図である。

【0026】第2の実施形態では、ボディコンタクト9-2を、チャネル長方向の一端ではなく、ソース・ドレイン拡散層6-1、6-2に平行(すなわちチャネル幅方向)に形成している。これにより、トランジスタのチャネル幅が増大しても、チャネル幅方向にチャネルと平

行にボディコンタクト領域を形成でき、遅延を低減できる。ここで、基板 1 としては、すくなくともボディコンタクト領域が隣接するソース・ドレイン拡散層 6-1、6-2 よりも厚いものを用いる。なお、第 2 の実施形態において、第 1 の実施形態と同様に低抵抗部 3-2 を備えたものであっても構わない。

(第3の実施形態)図3(a)は、第3の実施形態に係る半導体装置の平面パターン図、図3(b)及び(c)は、それぞれ図3(a)の3B-3B、3C-3C断面図である。

【0027】第3の実施形態では、ゲート電極材5-1、5-2をボディ電極部7-1に貼り付けて、ボディの遅延を低減している。本実施形態では、第2の実施形態と同様にソース・ドレイン拡散層に平行して形成されたボディ電極形成領域に対して貼り付けを行っている。ボディ電極とゲート電極5に同一の材料を用いることにより、両者の遅延は同じになるため、遅延の差が生じなくなる。

【0028】このボディ電極の形成方法としては、ボデ ィ電極とゲート電極材とのコンタクトを形成するための 20 工程が加わるのみで、他は従来と同様にできる。すなわ ち、ゲート絶縁膜を形成した後に、多結晶Siなどの第 1のゲート電極材を堆積し、ボディ電極とゲート電極材 とのコンタクトを形成するため、そのコンタクトパター ンで第1のゲート電極材およびその下のゲート絶縁膜を エッチングしてボディコンタクト領域を露出させる。こ の後、多結晶Siやシリサイドなどの第2のゲート電極 材を堆積し、第1、第2ゲート電極材をパターニングし てゲート電極を形成する。こうして、ボディ電極部に第 2のゲート電極材が接続した構造が得られる。このよう に、ゲート電極材をボディに貼り付ける構成では、ソー ス・ドレインへの配線と異なる層によってボディ領域の 配線抵抗を低減できるため、ソース・ドレインとの配線 余裕が不要となり、パターン面積を縮小できる。

(第4の実施形態)図4(a)は、第4の実施形態に係る半導体装置の平面パターン図、図4(b)及び(c)は、それぞれ図4(a)の4B-4B、4C-4C断面図である。

【0029】第4の実施形態は、第3の実施形態の改良型で、ボディ領域7に形成したゲート電極材5とソース 40・ドレイン拡散層との間の薄いゲート絶縁膜4を介した寄生容量を低減させるため、ソース・ドレイン部6-1、6-2とボディ電極部7-1とを、浅いトレンチ11を形成して分離している。

(第5の実施形態) 図5 (a) は、第5の実施形態に係る半導体装置の平面パターン図、図5 (b) 及び (c) は、それぞれ図5 (a) の5B-5B、5C-5C断面図である。

【0030】上記の各実施形態のような、ソース・ドレイン拡散層の膜厚よりも厚いSOI基板を用いた場合、

ソース・ドレインの基板との寄生容量が従来の薄いSOI基板を用いた場合に比べ増大し、スピードの低下や消費電力の増大を招くおそれがある。本実施形態では、ソース・ドレイン拡散層部6-1、6-2は、半導体層12を薄くし、チャネル部は半導体層を厚くすることにより、寄生容量を増大させずにボディ電位の引き出しを行っている。すなわち、パターニングされたSOI基板をボディ電位取り出し部として用い、この上に薄い半導体層12を新たに形成して、ここにソース・ドレイン等を形成している。また、ここでは、ボディ電極部7-1の配線抵抗をゲート電極材5を貼り付けて低減させている。

(第6の実施形態)図6(a)は、第6の実施形態に係る半導体装置の平面パターン図、図6(b)及び(c)は、それぞれ図6(a)の6B-6B、6C-6C断面図である。

【0031】本実施形態では、ゲート電極5を埋め込み 絶縁膜2内に形成することにより、トランジスタを逆さ まにした構造としている。このような構造にすることに より、ボディ領域7を基板表面に向けて形成し、ボディ 領域7に直接、コンタクト9-1やシリサイド貼り付け などを行えるようにしている。このようにすることで、 ボディ電位を形成するに際して余分な素子面積を必要と しなくなる。

【0032】この装置の形成方法としては、例えば、以下のような方法がある。通常のバルク基板からなる第1のSi基板1上にゲート絶縁膜2を介してゲート電極5を形成した後、平坦な層間絶縁膜を形成し、第2のSi基板を張り合わせる。その後、第1のSi基板を化学機械的研磨(CMP)技術等によりエッチングしていき、チャネル部の膜厚まで薄膜化する。この後、チャネル部にマスク材を形成し、ソース・ドレイン部6-1、6-2を選択的にエッチングするとともに拡散層を選択的に形成する。

(第7の実施形態)図7及び図8は、それぞれ、本発明の第7の実施形態に係る半導体装置のチャネル幅方向及びチャネル長方向の断面図である。図7及び図8において、図12又は図13と同じ部分には、同じ符号を付し、詳細な説明は省略する。第7の実施形態に係る半導体装置は、図13に示す従来の半導体装置に電荷蓄積層13とトンネル絶縁膜14を加えたものである。この構成により、SOI層の電位の制御が可能となるため、設計の自由度が増す。

【0033】第7の実施形態に係る半導体装置の製造方法の一例を説明する。まず、SOI層にイオン注入によって、ホウ素を導入し、その後、SOI層表面を熱酸化して、ゲート酸化膜4を形成する。続いて、単結晶シリコンを堆積する。続いて、POC1、ガス中での加熱によって、単結晶シリコン中にリン(P)を導入する。そ50して、RIE(Reactive Ion Etching)によってゲート

電極5を形成し、ヒ素(As)をイオン注入し、ソース6-1とドレイン6-2を形成し、トランジスタが、形成される。続いて、ホウ素(B)をイオン注入し、ウェル拡散層11を形成し、その後、ホウ素をイオン注入しウェル拡散層12を形成する。続いて、不純物をアニールによって活性化する。そして、保護酸化膜を堆積し、RIEによって、電極孔を形成し、A1を堆積し、A1をパターニングして、ソース電極8とドレイン電極9とボディ電極12を形成して、装置ができる。

(第8の実施形態)図9は、本発明の第8の実施形態に 10係る半導体装置のチャネル長方向の断面図である。図9において、図14と同じ部分には、同じ符号を付し、詳細な説明は省略する。第8の実施形態に係る半導体装置は、図14に示す従来の半導体装置に電荷蓄積層13とトンネル絶縁膜14を加えたものである。この構成により、移動度の低下が抑制されるので、高駆動力のデバイスが実現できる。

【0034】第8の実施形態に係る半導体装置の製造方法の一例を説明する。まず、SOI層にイオン注入によって、ホウ素を導入する。続いて、例えばCoまたはTlを堆積する。続いて、RIEによってゲート電極5を形成する。そして、酸化膜を堆積し、CDEによって、側壁酸化膜15を形成する。続いて、ヒ素をイオン注入し、ソース6-1とドレイン6-2を形成する。続いて、不純物をアニールによって活性化し、保護酸化膜を堆積した後に、RIEによって、電極孔を形成し、AIを堆積する。そして、A1をパターニングして、ソース電極8とドレイン電極9を形成して、本装置が完成する。

【0035】第7及び第8の実施形態に係る半導体装置 30の動作方法を説明する。まず、チャネル・ホット・キャリアによる電荷蓄積層13への電荷書き込み動作について説明する。例えば、電子電動型の場合、ドレイン電極9に正電位、例えば12V、シリコン基板1に正電位、例えば15V、ゲート電極5とソース電極8とボディ電極12は接地することによって、高エネルギー電子を電荷蓄積層13に書き込む。次に、トンネル電流による電荷蓄積層13への電荷書き込み動作について説明する。シリコン基板1に15V、ソース電極8を接地、ドレイン電極9とゲート電極5を開放することによって、トン 40ネル電流によって、電子を書き込む。この場合に、ソース電極8に負電位を印加しても良いし、または、ソース電極8を開放し、ドレイン電極9を接地しても良い。

【0036】本発明の第7及び第8実施形態に係る半導体装置のSOI層の結晶成長による、電荷蓄積層の形成方法について説明する。シリコン基板1に、埋め込み酸化膜2を、例えば160オングストローム、熱酸化またはCVDによって形成する。続いて、窒化膜13を、窒化またはCVDによって、100オングストローム堆積する。なお、窒化膜の代わりに多結晶シリコンを堆積し

てもよい。次に、酸化膜14を、熱酸化またはCVDによって100オングストローム形成する。続いて、SOI層を、単結晶をシードとした結晶成長またはCVDによって形成する。ここで、CVDの場合は、例えばレーザ・アニールによって、SOI層を結晶化して形成する。

(第9の実施形態) 本発明の第9の実施形態に係る張り合わせ法による電荷蓄積層13の形成方法を図10を用いて説明する。

【0037】まず、シリコン基板1上に熱酸化またはCVDによって埋め込み酸化膜2を80オングストローム形成する。続いて、SOI層17となる一方のシリコン基板に熱酸化によってトンネル酸化膜14を100オングストローム形成する。そして、窒化またはCVDによって電荷蓄積層13を100オングストローム形成する。続いて、熱酸化またはCVDによって接着用酸化膜16を80オングストローム形成する。次に、シリコン基板1を含むウェバとSOI層17を含むウェバを接着する。最終的に、研磨によりSOI層17を1000オングストロームに薄膜化し、本装置が完成する。

【0038】上記の本発明方法によれば、各層において良質な膜質を実現できる。なお、上記の実施形態において窒化膜の代わりに多結晶シリコンを堆積してもよい。(第10の実施形態)本発明の第10の実施形態に係る張り合わせ法による電荷蓄積層13の形成方法を図11を用いて説明する。まず、SOI層17となる一方のシリコン基板に熱酸化によってトンネル酸化膜14を100オングストローム形成する。続いて窒化またはCVD(Chemical Vapor Deposition)によって電荷蓄積層13を100オングストローム形成する。続いて、熱酸化またはCVDによって埋め込み酸化膜2を160オングストローム形成する。続いて、シリコン基板1を含むウェハとSOI層17を含むウェハを接着する。この際、シリコン基板1表面の自然酸化膜18を接着用酸化膜として用いる。

【0039】続いて、研磨によりSOI層17を100 0オングストロームに薄膜化する。この方法によれば、 接着用酸化膜の形成が不要で、安価に生産できる。な お、本実施形態において、窒化膜の代わりに多結晶シリ コンを堆積してもよい。

【0040】上記の本発明の第10及び第11の実施形態によれば、SOI層の汚染と応力の発生を抑制するので、欠陥による不良が減少し、生産性が向上する。なお、本発明の上記の各実施形態は、適宜組み合わせることができる。また、本発明は、上記の発明の実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲で種々変形して実施できるのは勿論である。

[0041]

化またはCVDによって、100オングストローム堆積 【発明の効果】本発明によれば次のような効果が得られする。なお、窒化膜の代わりに多結晶シリコンを堆積し 50 る。以上詳述したように、本発明によれば、チャネル長

11

によらずボディ断面積を確保できるため、ボディのチャ ネル幅方向の配線抵抗を増大させずに素子の微細化が可 能となる。また、チャネル幅が増大しても、それに伴っ てボディコンタクト引き出し領域も増大するため、チャ ネル幅方向への珊延が無視できる。更に、ボディのチャ ネル幅方向の配線抵抗とゲー 電極の配線抵抗とが、ほ ぼ同じになるため、ゲート電位とボディ電位の伝達遅延 の差が生じないため、動作上の問題が起こらない。ま た、ボディからの引き出し電極を形成しても、ソース、 ドレイン、ボディそれぞれの寄生容量が増大せず素子の 10 性能を劣化させずに済む。ボディへのコンタクトや低抵 抗材の導入に際し、パターンサイズを増大させずに済 む。更に、SOI層の汚染と応力の発生を抑制するの で、欠陥による不良が減少し、生産性が向上する。SO I型MOSFETにおいては、SOI層の電位の制御が 可能となるため、設計の自由度が増す。また、SOI型 MESFETにおいては、移動度の低下が抑制されるの で、高駆動力のデバイスが実現できる。従って、本発明 により、高速で微細なLSIを高い歩留まりで実現でき る。

【図面の簡単な説明】

【図1】 本発明の第1の実施形態に係る半導体装置の 概略図。

【図2】 本発明の第2の実施形態に係る半導体装置の

概略図。

【図3】 本発明の第3の実施形態に係る半導体装置の

概略図。

【図4】 本発明の第4の実施形態に係る半導体装置の

概略図。

【図5】 本発明の第5の実施形態に係る半導体装置の 30

概略図。

【図6】 本発明の第6の実施形態に係る半導体装置の 概略図。

【図7】 本発明の第7の実施形態に係る半導体装置の チャネル長方向の断面図。

【図8】 本発明の第7の実施形態に係る半導体装置の チャネル幅方向の断面図。

【図9】 本発明の第8の実施形態に係る半導体装置の チャネル長方向の断面図。

) 【図10】 本発明の第9の実施形態に係る張り合わせ 法による電荷蓄積層の形成方法を示す図。

【図11】 本発明の第10の実施形態に係る張り台わせ法による電荷蓄積層の形成方法を示す図。

【図12】 従来の半導体装置を示す図。

【図13】 従来技術によるSOI型MOSFETを示す図。

【図14】 従来技術によるSOI型MESFETを示す図。

【符号の説明】

20 1…基板、

2、4…絶縁膜、

3…半導体層、

5…ゲート電極、

6-1…ソース領域、

6-2…ドレイン領域、


7…ボディ領域、


8…層間絶縁膜、


10-1、10-2、10-3…配線。


【図1】

[図9]












[図12]



【図14】





フロントページの続き

(72)発明者 松澤 一也

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

(72)発明者 大脇 幸人

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内